芯片测试系列之CP、FT、WAT的区别

CP：Chip probing，wafer level的电路测试含功能；

FT：Final test，device level 的电路测试含功能。

CP与FT的主要区别：

（1）CP 一般是在测试晶圆，封装之前看，封装后都要FT的。不过bump wafer是在装上锡球，probing后就没有FT。

Chip Probing test

（2）FT是在封装之后，也叫“终测”。意思是说测试完这道就直接卖去做application。

Final test

CP与FT的主要作用：

（1）CP的主要目的就是把NG Die挑出来，可以减少封装和测试的成本，可以更直接的知道Wafer 的良率。

（2）FT是把NG chip挑出来，检验封装的良率。 现在对于一般的wafer工艺，很多公司多把CP给省了，为了减少成本。 CP对整片Wafer的每个Die来测试，而FT则对封装好的Chip来测试。 CP Pass 才会去封装。然后FT，确保封装后也Pass。

WAT：Wafer Acceptance Test， wafer level 的管芯或结构测试

对专门的测试图形（test key）的测试，通过电参数来监控各步工艺是否正常和稳定； CP是wafer level的chip probing，是整个wafer工艺，包括backgrinding和backmetal（if need），对一些基本器件参数的测试，如vt（阈值电压），Rdson（导通电阻），BVdss（源漏击穿电压），Igss（栅源漏电流），Idss（漏源漏电流）等， 一般测试机台的电压和功率不会很高； FT是packaged chip level的Final Test，主要是对于这个（CP passed）IC或Device芯片应用方面的测试，有些甚至是待机测试；

WAT

Pass FP还不够，还需要做process qual 和product qual CP 测试对Memory来说还有一个非常重要的作用，那就是通过MRA计算出chip level 的Repair address，通过Laser Repair将CP测试中的Repairable die 修补回来，这样保证了yield和reliability两方面的提升。

CP是对wafer进行测试，检查fab厂制造的工艺水平。 FT是对package进行测试，检查封装厂制造的工艺水平 。 对于测试项来说，有些测试项在CP时会进行测试，在FT时就不用再次进行测试了，节省了FT测试时间；但是有些测试项必须在FT时才进行测试（不同的设计公司会有不同的要求）。 一般来说，CP测试的项目比较多，比较全；FT测的项目比较少，但都是关键项目，条件严格。但也有很多公司只做FT不做CP（如果FT和封装yield高的话，CP就失去意义了）。 在测试方面，CP比较难的是探针卡的制作，并行测试的干扰问题。

FT相对来说简单一点。还有一点，memory测试的CP会更难，因为要做redundancy analysis，写程序很麻烦。

CP在整个制程中算是半成品测试，目的有两个，第一是监控前道工艺良率 ，第二是降低后道成本（避免封装过多的坏芯片），其能够测试的项比FT要少些。 最简单的一个例子，碰到大电流测试项CP肯定是不测的（探针容许的电流有限），这项只能在封装后的FT测。不过许多项CP测试后FT的时候就可以免掉不测了（可以提高效率），所以有时会觉得FT的测试项比CP少很多。 应该说WAT的测试项和CP/FT是不同的。

CP不是制造（FAB）测的，而CP的项目是从属于FT的（也就是说CP测的只会比FT少），项目完全一样的；不同的是卡的Spec而已；因为封装都会导致参数漂移，所以CP测试SPEC收的要比FT更紧以确保最终成品FT良率。还有相当多的DH把wafer做成几个系列通用的die，在CP是通过trimming来定向确定做成其系列中的某一款，这是解决相似电路节省光刻版的最佳方案；所以除非你公司的wafer封装成device是唯一的，且WAT良率在99%左右，才会盲封的。

目前盲封的DH很少很少，风险实在太大，不容易受控。

CP用prober，probe card。FT是handler，socket。CP比较常见的是room temperature=25度，FT可能一般就是75或90度。CP没有QA buy-off（质量认证、验收），FT有 CP两方面

1. 监控工艺，所以呢，觉得probe实际属于FAB范畴

2. 控制成本。Financial fate。我们知道FT封装和测试成本是芯片成本中比较大的一部分，所以把次品在probe中reject掉或者修复，最有利于控制成本

FT: 终测通常是测试项最多的测试了，有些客户还要求3温测试，成本也最大。 至于测试项呢，

1. 如果测试时间很长，CP和FT又都可以测，像trim项，加在probe能显著降低时间成本，当然也要看客户要求。

2. 关于大电流测试呢，FT多些，但是我在probe也测过十几安培的功率MOSFET，一个PAD上十多个needle。

3. 有些PAD会封装到device内部，在FT是看不到的，所以有些测试项只能在CP直接测，像功率管的GATE端漏电流测试Igss，CP测试主要是挑坏die，修补die，然后保证die在基本的spec内，function well。 FT测试主要是package完成后，保证die在严格的spec内能够function。 CP的难点在于，如何在最短的时间内挑出坏die，修补die。 FT的难点在于，如何在最短的时间内，保证出厂的Unit能够完成全部的Function。

CP测试实例-芯片测试介绍（三）

我们前面有两期给大家做了芯片测试介绍，偏重于理论，下面这一期，我们理论联系实际，把芯片CP测试真正的动手操作起来。

1 基本概念介绍

1.1 什么是CP测试

CP（Chip Probing）指的是晶圆测试。CP测试在整个芯片制作流程中处于晶圆制造和封装之间。晶圆（Wafer）制作完成之后，成千上万的裸DIE（未封装的芯片）规则的分布满整个Wafer。由于尚未进行划片封装，芯片的管脚全部裸露在外，这些极微小的管脚需要通过更细的探针（Probe）来与测试机台（Tester）连接。

在未进行划片封装的整片Wafer上，通过探针将裸露的芯片与测试机连接，从而进行的芯片测试就是CP测试。

图 1 CP Test在芯片产业价值链上的位置

图 2 Wafer上规则的排列着DIE（来源于网络）

1.2 为什么要做CP测试

Wafer制作完成之后，由于工艺原因引入的各种制造缺陷，分布在Wafer上的裸DIE中会有一定量的残次品。CP测试的目的就是在封装前将这些残次品找出来（Wafer Sort），从而提高出厂的良品率，缩减后续封测的成本。

而且通常在芯片封装时，有些管脚会被封装在内部，导致有些功能无法在封装后进行测试，只能在CP中测试。

另外，有些公司还会根据CP测试的结果，根据性能将芯片分为多个级别，将这些产品投放入不同的市场。

2 CP测试内容和测试方法

SCAN

SCAN用于检测芯片逻辑功能是否正确。DFT设计时，先使用DesignCompiler插入ScanChain，再利用ATPG（Automatic Test Pattern Generation）自动生成SCAN测试向量。SCAN测试时，先进入Scan Shift模式，ATE将pattern加载到寄存器上，再通过Scan Capture模式，将结果捕捉。再进入下次Shift模式时，将结果输出到ATE进行比较。

图 3 Scan Chain示意图（来源于网络）

Boundary SCAN

Boundary SCAN用于检测芯片管脚功能是否正确。与SCAN类似，Boundary SCAN通过在IO管脚间插入边界寄存器（Boundary Register），使用JTAG接口来控制，监测管脚的输入输入出状态。

图 4 Boundary Scan原理图（来源于网络）

存储器

芯片往往集成着各种类型的存储器（例如ROM/RAM/Flash），为了测试存储器读写和存储功能，通常在设计时提前加入BIST（Built-In SelfTest）逻辑，用于存储器自测。芯片通过特殊的管脚配置进入各类BIST功能，完成自测试后BIST模块将测试结果反馈给Tester。

ROM（Read-Only Memory）通过读取数据进行CRC校验来检测存储内容是否正确。

RAM（Random-Access Memory）通过除检测读写和存储功能外，有些测试还覆盖DeepSleep的Retention功能和Margin Write/Read等等。

Embedded Flash除了正常读写和存储功能外，还要测试擦除功能。Wafer还需要经过Baking烘烤和Stress加压来检测Flash的Retention是否正常。还有Margin Write/Read、Punch Through测试等等。

DC/AC Test

DC测试包括芯片Signal PIN的Open/Short测试，电源PIN的PowerShort测试，以及检测芯片直流电流和电压参数是否符合设计规格。

AC测试检测芯片交流信号质量和时序参数是否符合设计规格。

RF Test

对于无线通信芯片，RF的功能和性能至关重要。CP中对RF测试来检测RF模块逻辑功能是否正确。FT时还要对RF进行更进一步的性能测试。

其他Function Test

芯片其他功能测试，用于检测芯片其他重要的功能和性能是否符合设计规格。

以上各项展开均有更复杂更细化的内容，此处不展开讨论，仅作粗略介绍。

3 CP测试流程

3.1 可测试性设计

DFT(Design For Test)，可测试性设计。如第二节CP测试内容和测试方法所述，芯片测试中用到的很多逻辑功能都需要在前期设计时就准备好，这一部分硬件逻辑就是DFT。

DFT逻辑通常包含SCAN、Boundary SCAN、各类BIST、各类Function Test Mode以及一些Debug Mode。

测试人员需要在芯片设计之初就准备好TestPlan，根据各自芯片的规格参数规划好测试内容和测试方法。

· 芯片通常会准备若干种TestMode功能，通过配置管脚使芯片进入指定的测试状态，从而完成各个类型的测试。

· 对于SCAN和Boundary SCAN，需要插入ScanChain，根据芯片规模、Timing、SCAN覆盖率等参数，DFT工程师需要决定插入ScanChain的长短和数目。然后使用ATPG自动生成SCAN测试向量，覆盖率决定了测试向量的长短。为了节约成本还要对ScanChain进行压缩。然后再进行功能仿真和SDF仿真，保证功能和Timing满足要求。ATPG可输出WGL或STIL格式文件供Tester使用。细节还有很多，这里不再展开叙述了。

· BIST（Built-In SelfTest）逻辑。这些自测逻辑完成对ROM/RAM/Flash等功能的测试。

· Function Test Mode。一些专门的功能测试需要增加硬件逻辑，例如ADC/DAC/时钟等

3.2 选测试厂，测试机

测试厂和测试机的选择要考虑芯片类型、测试内容、测试规格和成本等因素。

一套芯片测试设备称为ATE（Automatic Test Equipment），由机台（Tester）、Loadboard、Probe Card、Handler和测试软件等部分组成。CP测试ATE不需要Loadboard和Handler。

图5，ATE机器

按照侧重的芯片类型和测试内容分，测试机台有很多品牌和产品系列：

例如存储器芯片Advantest T55xx 系列等、数字混合信号或SoC芯片Teradyne J750 系列等，RF射频芯片Credence ASL-3000 系列等。

3.3 制作ProbeCard以及Test Program

选择好测试机后，硬件方面需要制作ProbeCard，软件方面需要制作Test Program。

· ProbeCard是探针卡。

ProbeCard包括探针和芯片外围电路。裸DIE规则的布满整个Wafer，无论哪片Wafer，每颗DIE都有固定的位置，芯片管脚的位置也就固定。这些位置坐标和间距都信息在芯片投产前已经确定，制作针卡需要这些参数。探针有钨铜、铍铜或钯等材料，这些探针在强度、导电性、寿命、成本等方面各有特点。

针卡还需要确定同测数（Site）。增加同测数可以节约测试机时成本，但是受限于测试机台资源，同测数有上限，例如32/16/8/4。

图6，ProbeCard照片

· Test Program是测试程序。

测试程序控制整个机台的测试过程。

不同的测试机有不同的测试软件系统，对应的测试程序也有不同的格式。通常工程师提供WGL/STIL/VCD等格式的文件，再转换成测试机需要的文件格式，并增加其他测试程序。

3.4 调试以及结果分析

Wafer由Foundry出厂转运至测试厂，ATE软硬件就绪后就可以开始进行调试了。

根据TestPlan，Pattern（测试向量）被分作不同的BIN，从而定位测试错误的位置。调试时还可以在系统上直接看到一个Pattern中错误的Cycle位置，工程师根据这些错误信息进行debug，修改Pattern和测试程序，逐个清理，直到所有BIN都PASS。

同测的多Site全部PASS，Loop多轮后，便可以在整片Wafer上Try Run。此时工程师还要调试探针力度、清理探针周期等参数，确保整片Wafer上每一次Touchdown都可以测试稳定。

整片Wafer的测试结果通常生成一个WaferMap文件，数据生成一个datalog，例如STD文件。WaferMap主要包含良率、测试时间、各BIN的错误数和DIE位置，datalog则是具体的测试结果。工程师通过分析这些数据，决定是否进入量产。

图7，WaferMap截图

3.5 量产

进入量产阶段后，根据大量测试的统计数据，可以进行一些调整以进一步优化测试流程。

· 根据结果将错误率较高的BIN尽量排在靠前的位置，测试进行到第一个出错的BIN后就不在继续向下进行，以节省测试时间，并且防止已发现的错误导致后续测量损坏针卡。

· 将错误率较低的BIN排在靠后的位置，当错误率极低时，甚至删除该测试，以节省测试时间。

· 决定是否对出错的DIE进行复测。由于各种原因，对于出错的DIE，再重新测试一次可能会PASS。通常复测可以纠正一定比例的错误，但是要多用一部分测试时间，所以要综合考虑决定是否复测。

· 通常处于Wafer边缘位置的DIE出错的概率较高，综合考虑，有时可以直接将边缘DIE剔除，不进行测试就标为坏品，以节省测试时间。

· 还需要关注良率是否稳定，当连续出现良率较低的情况时，需要停止测试，进行数据分析，检查设备或与Foundry沟通。

量产CP测试的结果需要交给后续封装厂使用。通常是一个含有分BIN信息的Map文件，封装厂根据Map文件挑选好品封装，剔除坏品，还可以保留客户选择的特殊BIN别。

4 成本控制

CP测试成本由前期一次性投入的固定成本和后期量产的可变成本组成。

4.1 固定成本

固定成本包含DFT开发以及面积和功耗、ProbeCard制作和养护，Test Program制作和调试。

· DFT开发以及面积和功耗

DFT有开发成本。并且DFT硬件逻辑将占用一部分芯片面积（虽然很小），DFT要提高效率，减小面积和功耗。

· ProbeCard制作

ProbeCard有公板和专板两种。顾名思义，公板是公用板，专板是专用板。公板是在已有的板子上通过飞线等方式组成芯片外围电路，制作成本低，制作周期短，适用于对测试规格要求不高的CP测试。专板是为自家芯片专门制作的板子，适用于对外围电路要求高，测试规格精密的芯片，设计和制作成本高，周期长。

ProbeCard上的探针材料和探针数也影响成本。各种材料的探针各有特点，价钱也不同，这里不再展开。减少探针数量也能降低成本。

在资源允许的条件下要尽可能的增加同测数，多Site同测可以减少测试时间成本。

· Test Program制作和调试

Test Program有开发成本。调试时需要机台，有调试机时成本。还需要一片调试Wafer，调试过程中反复Touchdown会导致该片Wafer上的若干DIE无法再进行封装。

4.2 可变成本

可变成本主要就是量产测试时间。量产测试时间是整个CP测试成本中的最重要组成。而且测试前期投入固定成本后，今后量产的全部成本几乎都在测试时间成本上。直接影响测试时间的内容主要有：DFT效率、同侧数、Test Program效率和一些量产策略。

· DFT效率

DFT测试执行的高效直接影响单个DIE的测试时间。因此在芯片设计之初，DFT就要考虑到测试效率。减少测试时间，提高覆盖率，这对节约成本至关重要。

提高测试时钟；Scan使用压缩模式；缩减TestMode上电时间；检查测试计划，缩减不必要的测试项；检查测试策略是否合理，优化测试方案等等。一切DFT设计以提高效率为根本原则，既要高覆盖率，又要缩减时间。有时这两者之间的矛盾则需要相互权衡。

· 同侧数

在资源允许的条件下要尽可能的增加同测数，多Site同测可以减少测试时间成本。

· Test Program效率

和DFT效率相比，测试程序效率作用不大，但是合理安排测试程序还是可以缩减测试时间。例如在程序中减少不必要的等待时间；多个测试项并行进行等。

· 一些量产策略

如3.5关于量产一节所述，一些量产的策略可以节约测试时间。

相关问答

集成电路术语cp什么意思?

在集成电路领域,术语CP通常指的是**ChipProbing**。**ChipProbing(晶圆测试)**是集成电路制造过程中的一个重要步骤,它发生在芯片封装之前。在这个阶段,...

161芯片中的cp是什么意思?

CP在161芯片中是指ClockPulse,即时钟脉冲。它是一个同步信号,用于触发各种操作。在数据传输的过程中,CP负责同步数据发送和接收器的操作。在时钟周期末尾,C...

oppo7cp芯片是什么?

OPPOR7采用的是基于Andriod4.4的ColorOS2.1系统,系统运行流畅,具备一定的动画效果。OPPOR7采用了一枚联发科MT6752八核64位处理器,但电信版除外(高通骁龙6.....

1075cp声音怎么样?

1075cp的声音质量非常出色,具有清晰、明亮和富有层次感的特点。它的低音表现非常出色,能够提供丰富的低频响应,同时高音也非常清晰,不会出现尖锐或刺耳的情况...

op07cp芯片引脚图及功能?

OP07CP是一种运算放大器芯片,具有8个引脚,其引脚图和功能如下:非反向输入端(非反向输入电压):将输入信号连接到该引脚。反向输入端(反向输入电压):将...OP0...

hpcp1025故障多么?

正常使用故障不是很多,一般故障排除方法如下在确认打印机完好的情况下,首先用户进入DOS状态(纯DOS),在命令提示行输入dir>prn或按键盘上的“Printscreensys...

三星电子芯片的作用?

三星的一项重大创新是使智能手机更智能、更强大、更节能而不笨重的关键工具之一。该公司是多芯片封装(uMCP)的创新者,其最近的迭代获得了CES创新奖。它将...

利阳芯片公司是哪国的?

中国的。利扬芯片,公司全称是广东利扬芯片测试股份有限公司,位于广东。是国内知名的独立第三方集成电路测试服务商,主营业务包括集成电路测试方案开发、12英...

串口有哪些芯片?

应该是usb转串口如pl2303ft232ch341cp210x等等E810USB转DB9RS-232接口pl2303E820AUSB转RS485/RS422接口cp210x...

ob3351cp引脚功能?

OB3351CP是一款集成电路芯片,具有多种引脚功能。其中,引脚1和2是电源引脚,用于提供芯片的电源供应;引脚3和4是输入引脚,用于接收外部信号输入;引脚5和6是输...